TSMC soluciona un gran desafío y triplicará la producción de chips de 3 nm en 2024
La búsqueda incansable de fotolitografía de 3 nm ha llevado a TSMC y Samsung a una encrucijada técnica. En un mercado donde la competencia es feroz, ambas compañías han luchado durante meses por alcanzar el rendimiento por oblea óptimo. Se ha establecido que este rendimiento debe rondar el 90% para garantizar la rentabilidad y atraer nuevos clientes, pero tanto TSMC como Samsung se han visto limitados, enfrentando dificultades para superar el umbral del 60%.
Mark Liu, CEO de TSMC, ha reconocido abiertamente los desafíos que enfrenta la compañía. Aunque optimista, señaló que actualmente TSMC no puede satisfacer todas las demandas de sus clientes, pero se esfuerza por alcanzar el 80% de rendimiento por oblea. La expansión de la capacidad de empaquetado de chips se perfila como una solución a corto plazo para superar esta limitación.
El problema, según Liu, no radica en la escasez de chips para la inteligencia artificial, sino en la capacidad de producción de su tecnología de empaquetado avanzado de semiconductores, COWOS. El repentino aumento de la demanda de esta innovación, impulsada por el auge de los centros de datos para inteligencia artificial, ha desafiado la capacidad de TSMC.
A pesar de los desafíos, TSMC ha logrado avances significativos en su nodo de 3 nm. La primera generación, conocida como N3B, tuvo un rendimiento por oblea inferior y un ciclo de vida relativamente corto, limitando su acceso principalmente a Apple. Sin embargo, la segunda generación, N3E, ha mejorado notablemente este rendimiento. Al reducir las etapas del proceso de transferencia de litografía y optimizar la densidad de transistores, TSMC ha logrado aumentar la eficiencia y reducir los costos de fabricación.
La producción a gran escala de circuitos integrados en el nodo N3E comenzó en el cuarto trimestre de 2023. Esta tecnología, equiparable en densidad de transistores a la N5, ha ampliado el alcance de los clientes de TSMC más allá de Apple.
Mirando hacia el futuro, TSMC planea lanzar su tecnología más avanzada de 3 nm, conocida como N3P, en el segundo semestre de 2024. Se espera que este avance incremente el rendimiento en un 4%, reduzca el consumo en un 9% a la misma frecuencia de reloj y aumente la densidad de transistores en un 4%, prometiendo mejoras significativas en la eficiencia y el rendimiento.
Mientras TSMC enfrenta desafíos significativos en su búsqueda de la fotolitografía de 3 nm, sus avances tecnológicos y su visión a futuro sugieren un panorama prometedor para la industria de semiconductores.
